Xilinx ISE软件的使用2-仿真

代码撰写完之后，进行检查语法错误，双击Check Syntax

双击 Synthesis–XTS,进行综合，得到资源使用，频率等分析结果。

添加Testbench准备进行动态仿真。在你的.v文件上右击->New Source，新建testbench

1.先点中Simulator选项2.在New  Source中的选项卡点击之后的对话框中，选择Verlog Test Fixture（这时候不是verilog model了）,并输入测试的文件名

双击behavior CheckSyntax 进行语法错误的检查（针对Testbench）

双击simulate Behavior Model,开始仿真的过程

得到仿真结果。